伪随机gold序列产生程序
上传时间： 2015-01-09
上传用户：xhz1993
伪随机m序列产生的VHDL语言程序
上传时间： 2013-12-04
上传用户：lnnn30
伪随机序列在扩频通信、流密码、信道编码等领域有着十分广泛的应用。文通过对伪随机m序列的编码和译码算法进行的MatLab语言仿真，验证了伪随机序列码的编码和译码算法，丰富了伪随机序列的实现方法，并提供了源代码。
上传时间： 2014-01-22
上传用户：ma1301115706
生成PN序列（伪随机噪声序列），阶数包括2阶，3阶，4阶，5阶，6阶，7阶，8阶。并在前面补0后形成相应的2的幂次长的序列。
上传时间： 2017-05-18
上传用户：Zxcvbnm
本程序能产生大部份实用随机数：产生一个[0,1]区间内均匀分布伪随机数、产生多个[0,1]区间内均匀分布伪随机数、产生任意[a,b]区间内一个均匀分布伪随机整数、产生任意[a,b]区间内均匀分布伪随机整数序列、产生一个任意均值与方差的正态分布随机数、产生任意均值与方差的正态分布随机数序列
上传时间： 2013-12-18
上传用户：kbnswdifs
vc++实现随机数生成算法 随机数生成与头文件随机数生成算法 1产生一个介于0和32767之间的随机整数 2产生一个［0,1］区间内均匀分布伪随机数 3产生多个［0,1］区间内均匀分布伪随机数 4产生任意［a,b］区间内一个均匀分布伪随机整数 5产生任意［a,b］区间内均匀分布伪随机整数序列 6产生一个任意均值与方差的正态分布随机数 7产生任意均值与方差的正态分布随机数序列 最后注意，在VC++ 6.0中设置好路径，特别是include目录(文件夹)的路径，否则在编译时会出现找不到头文 件的错误，使编译无法正常进行。
上传时间： 2014-12-19
上传用户：wlcaption
伪随机序列 (Pseudo-Random Sequence，PRS)广泛应用于密码学、扩频通信、雷达、导航等领域，其设计和分析一直是国际上的研究热点。混沌序列作为一种性能优良的伪随机序列，近年来受到越来越多的关注。寻找一种性能更为良好的混沌伪随机序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件实现，在理论研究与工程应用上都是十分有价值的。基于切延迟椭圆反射腔映射混沌系统(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理论分析和测试证明具有良好的密码学性质。本文介绍了一种基于TD-ERCS构造伪随机序列发生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于这种方法，提出了以现场可编程门阵列 (Field Programmable Gate Array，FPGA)为平台的硬件设计实现方案，采用硬件描述语言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整个系统的设计，通过了仿真与适配，完成了硬件调试；详细地论述了系统总体框架及内部模块设计，重点介绍了TD-ERCS算法实现单元的设计，并在系统中设计加入了异步串行接口，完善了整个系统的模块化，可使系统嵌入到现有的各类密码系统与设备中；基于FDELPHI编程环境，完成了计算机应用软件的设计，为使用基于TD-ERCS开发的PRSG硬件产品提供了人机交互界面，也为分析与测试硬件系统产生的CPRS提供了方便；同时依据美国国家标准与技术研究院 (National Institute of Standards andTechnology，NIST)提出的伪随机序列性能指标，对软件与硬件系统产生的CPRS进行了标准测试，软件方法所得序列各项性能指标完全合格，硬件FPGA所得序列仅三项测试未能通过，其原因有待进一步研究。
上传时间： 2013-06-20
上传用户：heart520beat
随着混沌理论应用于产生伪随机序列的发展，用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器．为了便于硬件实现并减少硬件占用资源．对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进，密钥空间缩减到2⋯．设计采用双精度浮点运算，选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验．系统的硬件电路占用17716个逻辑单元，占芯片资源88％，工作频率50 MHz，EPRS产生速率10 Mbps．
上传时间： 2013-10-28
上传用户：crazyer
随着混沌理论应用于产生伪随机序列的发展，用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器．为了便于硬件实现并减少硬件占用资源．对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进，密钥空间缩减到2⋯．设计采用双精度浮点运算，选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验．系统的硬件电路占用17716个逻辑单元，占芯片资源88％，工作频率50 MHz，EPRS产生速率10 Mbps．
上传时间： 2013-11-20
上传用户：许小华
伪随机序列编码源程序
上传时间： 2015-02-07
上传用户：l254587896
